您當前的位置：檢測資訊 > 科研開發
嘉峪檢測網 2022-07-26 21:53
靜電不可捉摸，卻又無處不在。人們只有深刻認識到靜電的危害和影響機理，并在各個相關環節采取有效的靜電防護措施才能防范并降低電子產品的ESD失效風險。
一、半導體的ESD失效模式
電子產品因ESD可能引起半導體元器件損傷而導致失效或故障。半導體器件的靜電損傷，有兩類模式，即突發性完全失效和潛在性損傷。
ESD使元器件突發性完全失效的概率僅約10%，表現為短路、開路、無功能、參數不符合要求等；而90%情況下則是元器件遭受到潛在性輕微損傷，損傷后電參數仍能符合規定的使用要求，但減弱了元器件抗過電應力（EOS）的能力，在使用現場容易出現早期失效。
1.1突發性完全失效
突發性完全失效是器件的一個或多個電參數突然劣化，完全失去規定功能的一種失效。通常表現為開路、短路以及電參數嚴重漂移。
半導體器件ESD損傷失效現象主要包括：
介質擊穿
圖1. 介質擊穿
鋁互連線損傷與燒熔
硅片局部區域熔化
圖2. 硅半導體熱熔-鋁線熱熔
PN結損傷和熱破壞短路
擴散電阻與多晶電阻損傷
ESD可觸發CMOS集成電路內部寄生的可控硅(SCR)“閂鎖“(Latch-up)效應，導致器件被過大電流燒毀。
對微電路中的一段線路做ESD實驗發現：
①200V~400V時 線路的阻抗沒有發現變化
②600V時 微電路的性能指標稍有下降，但仍能通過測試。
③800V~900V 出現了局部熔斷和孔洞，線路阻抗發生了明顯變化
④1000V 線路斷開，器件被完全損壞
圖3. 微電路ESD試驗
1.2潛在性損傷
如果帶電體的靜電勢或存儲的靜電能量較低，或ESD回路有限流電阻存在，一次ESD脈沖不足以引起器件發生突發性完全失效，但它會在器件內部造成輕微損傷，這種損傷又是積累性的。隨著ESD脈沖次數增加，器件的損傷閾值電壓逐漸下降，器件的電參數逐漸劣化，這類失效稱為潛在性失效。潛在性失效的表現往往是器件的使用壽命縮短，或者一個本來不會使器件損傷的小脈沖卻使該器件失效。潛在性失效降低了器件抗靜電的能力，降低了器件的使用可靠性。半導體器件潛在性失效主要表現為：
(1)柵氧化層損傷
MOS柵氧化層受到ESD的作用，會產生細微損傷，有時會導致柵極泄漏電流少量增加。這種情況的發生可能是由于放電時形成絲狀鋁硅合金，該合金尚不能跨接整個柵氧化物，使得受損的氧化層擊穿電壓降低，在使用時就可能由于低能量EOS或者ESD使得已經受損的氧化層擊穿，從而使器件失效。柵氧化層的擊穿機理，目前認為可分為兩個階段:
第一階段是建立階段，或稱為磨損階段。在電應力作用下，氧化層內部及Si-SiO2界面處發生缺陷(陷阱、電荷)的積累，積累的缺陷達到某一程度后，使局部區域的電場(或缺陷數)達到某一臨界值，轉入下一階段：
第二階段是在熱、電正反饋作用下，迅速使氧化層擊穿的過程。柵氧壽命主要由第一階段中的建立時間所決定。對電應力下氧化層中及界面處產生的缺陷，一般多認為是電荷引起的，對電荷的性質，主要有二種理論模型:負電荷積累模型和正電荷積累模型(此處不作詳細說明)。
(2)柵氧化物愈合/短路
形成的絲狀鋁硅合金也可能在后續的靜電放電作用下被燒毀，從而使氧化柵得到“自愈”。但“自愈”的氧化柵會由于不可靠而降級，它會在后續的工作中遇到過應力或是低能量的ESD脈沖時，容易使缺陷擴大或使氧化柵發生短路。
(3)內部保護電路受損
集成電路內部通常設計了ESD保護電路。常見的CMOS器件內部電應力保護電路單元有：電阻、二極管、MOS管、SCR等。器件內部的電應力保護網絡通常由這幾個保護電路單元的一種或者多種組合構成，具體的選擇應根據電路參數、工藝類型和版圖設計的實際情況決定。
圖4. 器件內部的ESD保護電路
當起保護作用的二極管受到破壞，其I-V特性曲線變壞，在電流的傳輸過程中產生時間延遲效應，波形的時間延遲會使器件產生細微的損傷。
(4) 電荷陷阱
靜電放電產生的高壓瞬時脈沖會破壞器件上的電荷平衡，從而形成電荷陷阱。大量的電荷積聚在器件表面形成反型層，該反型層提供了電流泄漏通路，反型層泄漏是一個與時間和溫度有關的退化現象，它會導致器件完全失效。
(5) PN結衰減
通過觀察硅PN結的I-V特性曲線就可以發現它是否已經損傷。瞬時的局部加熱或電應力都會使鋁硅合金絲狀化，這些絲狀物構成了一個并行分流器，在反偏I-V特性曲線上形成一個尖銳的拐點。鋁硅合金熔融需要很高的溫度。在ESD引起損傷的事件中，PN結絲狀橫截面積變得很小，以至于在使用過程中產生局部加熱，從而導致失效。靜電放電熔斷如此小的細絲是非?？赡艿?，從而使器件雖然可以使用但卻不再可靠。
圖5. 典型I/O電路及其I-V曲線
二、半導體的ESD失效機理
半導體器件的靜電損傷，其失效機理可分為兩類:一類是與電流有關的失效，如PN結的損傷，接觸孔合金釘，金屬/多晶硅互連線或電阻燒壞；另一類是與電壓有關的失效，ESD引起柵氧化層擊穿是最常見的電壓型失效。
2.1電流型損傷機理
(1) PN結的損傷和接觸孔合金釘
ESD引起PN結短路是最常見的失效現象。當PN結(尤其是淺PN結，如雙極型晶體管的發射結或NMOS管的漏極與襯底間的結)發生雪崩擊穿，再進一步發展為二次擊穿時，瞬態大電流產生的焦耳熱導致局部溫度急劇上升，這一局部的熱量 又會加速熱載流子的產生，大量產生的熱載流子又會進步增大瞬態大電流， 最后導致局部溫度超過1415攝氏度而發生硅的熔化，引起合金釘穿透PN結而失效。如果產生的熱量足夠熔化鄰近接觸孔的金屬，熔化的金屬會在電場的作用下在結間遷移，導致結間的電阻型短路。當位于PN結二次擊穿點處的熔化的硅發生再凝固時，PN結處的P型和N型摻雜劑的分布發生了改變。而且，再分布的過程改變了硅的晶體性質。這些變化導致結間反向漏電流小幅或大幅增加。版圖設計對PN結短路有很大影響，最敏感的是接觸孔尺寸、形狀及位置。較好的辦法是在一個擴散區內設置多個小接觸孔，以便增加孔周長:用圓形接觸孔可避免電流的非均勻流動:增加接觸孔與擴散區的間距，可防止電流在接觸孔角落處集中。
(2) 金屬/多晶硅互連線或電阻燒壞
ESD事件產生的局部焦耳熱也可能使金屬/多晶硅互連線或電阻燒壞，這主要取決于鋁線或多晶硅線的寬度、接觸孔尺寸、結面積和電流分布等?；ミB線的電流攜帶能力是它的橫截面積的函數，并且還與電流聚集、臺階覆蓋和熱阱等因數有關。例如由于氧化層臺階處的鋁層橫截面積的減小，在ESD脈沖的大電流作用下，鋁層更容易熔化而開路，導致器件的功能失效。ESD脈沖大電流有時只是部分熔化電阻材料，導致電阻值的漂移和相關器件電參數的失效。當輸入ESD保護電路中有多晶硅電阻時，靜電放電容易使多晶硅電阻受到損傷，失效部位常出現于多晶硅電阻拐彎處和多晶硅電阻與鋁互連線的接觸孔處。擴散電阻的抗靜電能力明顯好于多晶硅電阻，這是因為擴散電阻的襯底可充當為一個有效的熱阱，而多晶硅電阻周圍的介質氧化層卻阻礙了多晶硅電阻的散熱?；ミB線承受大電流能力依賴它的橫截面積，因此輸入保護結構應盡量靠近鍵合焊盤(PAD)以縮短鋁互連線長度，鋁互連走線應做得足夠寬，以提高抗電過應力的能力。電阻抗電過應力的的能力取決于其端頭、接觸孔的大小以及電阻條寬與長度。
2.2電壓型損傷機理
(1)柵氧化層損傷
當半導體器件遭受極短上升時間的ESD脈沖時(如帶電器件模型)，ESD保護器件還未作出及時反應，ESD 電壓就直接加到處在ESD保護器件下一級的MOS器件的柵極上，導致柵氧化層損傷。柵氧化層擊穿是最常見的過電壓場致失效。過高的ESD電壓可能使介質層損傷，其損傷過程可分成以下三個階段。首先，在介質層的某個高電場點(如介質層的邊角和臺階處)，ESD脈沖產生的高壓超過了介質的絕緣強度；其次，介質擊穿形成的大電流流過擊穿點，產生相鄰區域的熱斑；最后，局部的高溫熔化了多晶硅柵，形成多晶硅熔化絲狀物，或者，當柵氧化層由于制造工藝缺陷而有針孔時，ESD電壓會使得擊穿首先在針孔處發生。
(2)鋁互連線與擴散區短路
短路常發生在鍵合焊盤(PAD)連接的擴散電阻和橫跨其上的電源鋁條之間。由于它們之間是熱氧化層且厚度較厚，所以這種短路失效幾率比較小。
(3)鋁互連線與多晶電阻短路
短路常發生在鍵合焊盤(PAD)連接的多晶電阻和橫跨其上的電源或地互連線之間。由于鋁互連線與多晶硅電阻之間介質擊穿強度比熱氧化層低得多，當輸入端引入ESD時可導致該處介質擊穿短路，因此版圖設計時輸入端的多晶硅電阻條與鋁條之間應留足夠距離，更要防止多晶硅電阻條與鋁條重疊。
三、如何防范ESD對半導體的損傷
解決問題的不二法則，一方面加強自身的防護能力（內因）；另一方面管控靜電產生、積累和泄放的所有場景（外因）。
因此，在設計芯片時必須提升芯片自身的ESD防護能力，尤其對于外部接口類器件。但隨著集成電路的集成度越來越高，在芯片內部設計防護電路的成本也越來越高，甚至由于半導體工藝限制和信號特性的要求，難以在芯片內部增加防護電路，這就要求在使用芯片進行應用電路設計時，一定要充分考慮元器件、電路板、整機的ESD防護。
另外，從芯片本身的半導體制程中以及電路板PCBA的全生產過程中務必加強從人、機、料、法、環等各個方面對ESD進行管控，減少靜電來源，并使靜電能以安全方式和通路泄放掉，不會直接作用到器件引腳上。
來源：易瑞來可靠性工程
