您當前的位置：檢測資訊 > 科研開發
嘉峪檢測網 2024-07-01 08:28
G0752是一個有連續模式的PFC，雙管正激、同步整流、反激待機等技術的電源。這個電源在進行Class B的測試傳導時遇到一些問題，也想了解決辦法，雖說有些理論沒有很容易的講清。雖說有些動作沒有辦法講明動機，但我也是盡量的將其寫出來，還原整個調試過程。
為了簡單有效果的排除傳導干擾源，所以我是先關閉了正激部分的電路，只讓輔助電源的反激和PFC在工作。目的是先解決PFC和反激的問題，然后解決正激的問題，這樣能更加清楚的定位故障點。比如：我發現在正激關閉時20MHZ處的超標，其他地方沒有明顯超標。而當我把正激開起來后，發生13MHz也有明顯的不良，所以可以簡單的定位故障點。
反激和PFC部分
這是反激帶20W，正激關閉時的傳導掃描的波形，可以發現在500K~1MHZ有十分強烈的干擾。而且傳導測試在低頻段的波形與PFC的開關頻率相同，此時PFC開關頻率約為80KHZ。只有后面在25MHZ附近有超標，雖然很嚴重。所以針對這個問題，主要是要先解決低頻段反激和PFC超標的問題。
▲ 正激斷開，反激帶20W
作為對比，測試了正激帶半載時的傳導的波形，可以看到的是正激的加入后引起了18~20MHZ處的超標，見下圖（很明顯的看出因為正激加入引起波形的不同，在150K處因為帶了負載，所以流過L/N的差模電流加大。所以150K處的問題主要是肯定是X電容和差模電感的組合問題，可以通過不同的X電容和共模電阻的配合來解決這里的超標的問題）。
于是我使用了LL18和LL29（內部代號，18磁環外接20，電感量越15mH LL29外接18，電感量18mH），企圖使用更大的電感量來抑制低頻500K~1MHZ處的超標，可是結果不是很明顯的。因為使用了不同的電感，是的原邊在20MHZ的超標，超的更多的了。
于是我的調整思路主要是被上圖這個80KHZ頻率的PFC波形所引導了，我企圖通過降低PFC的開關速度（加大驅動電阻）、使用SIC二極管、在MOSFET和二極管上磁珠、在MOSFET上加一定的吸收、為PFC的散熱片的接地覆銅，各種手段，對付500K~1MHZ處的超標依然是沒有很好的解決，于是我冷靜下來想了一下PFC部分傳導干擾的模型。
下圖是一個簡易的PFC傳導測試模型，LISN測試兩個50R的電阻的電壓來判斷傳導干擾是否超標。減小LISN上被檢測的電壓最間的辦法就是，減少流過這個50R電阻的電流。電源內部的差模電流主要是靠X電容和差模電感來抑制，也可以通過減少電流環路面積，加大大電解電容來緩解差模電流的問題。重點是難搞的共模干擾電流如何來減少？標準的傳導測試是在一個木桌上，距離地面有一個大的接PE（接地阻抗極低）的鐵板，被測電源和負載（通常用電阻）放在桌子上進行測試。
在電源內部的干擾電壓（一般在開關拓撲的開關節點，在圖中我使用了紫色方波標志）會通過干擾點和接地（PE）的鐵板之間的寄生電容通過高頻電壓激勵位移電流來形成共模干擾電流，干擾電源是電壓源（類似電壓源）。位移電流通過寄生電容流到接地的鐵板，干擾電流必須要回到干擾源（電流是要走一圈的）。如果干擾電流到了鐵板，然后通過電源端子上的Y電容回到了L/N線上，在通過二極管橋返回干擾點（高頻電壓節點）。則是極好的，干擾電流雖然在PE上走了一圈，但是沒有從LISN內部走，兩個50R的電阻上的電壓是沒有收到這個干擾電流的影響的。因此加在端口上的Y電容立功了，這個Y電容提供了干擾電流返回的路徑（當然在這里干擾電流是不一定要走端口的Y電容的，電流是會走最低阻抗的路徑。對高頻干擾電流而言，PCB上走線過長、過窄、寄生電感過大，都會使干擾電流回流的阻抗變大，從而使電流要走LISN上走，于是被接收機測到了）。
我在上圖上標注了幾個明顯的干擾點，在PFC上MOSFET和DIODE的開關節點是電壓變化率是很高的（電壓值也很高0-400V的在變），特別是二極管的反向恢復也會加劇這里的電壓變。而且MOSFET和DIODE都安裝在一個散熱片上，管子內部到散熱片的寄生電容會對散熱片注入很大的位移電流。散熱片如果沒有非此低的阻抗接地（也就是散熱片的接地點必須是要靠近MOSFET或DIODE的，MOSFET>HS的寄生電容流過的電流要通過散熱片的接地點返回到MOSFET中，這樣才能減弱干擾電流對外發射。），我在圖中建議的標志了幾個電容：1、MOSFET到散熱片，2、DIODE到散熱片，3、PFC_SW到PE，4、散熱片到PE，5、PFC電感到PE。
我們思考有這種一種情況，PFC_SW節點對PE鐵板的寄生電容流過干擾電流，干擾電流在鐵板上走一圈，要回到PFC_SW這里。所以要從LISEN或端口進入電源，走LISN就會被接收機測試到。只有從鐵板到端口PE這條線，然后通過Y電容返回L/N回到PFC_SW這里。但是我們假設有這么一種情況，從端口到電源上Y電容的左線上寄生電感較大，對高頻有較大的阻抗，電流沒有低阻抗的路徑。就只有從LISN走了，即使你在L/N,直流母線都在Y電容到地。其實沒有意義，畢竟干擾電流是從接PE的鐵板返回到端口的，這里的阻抗大，Y電容也毫無意義。
加入從PE到電源端子，電源端子到電源內部的PE走線的阻抗非常小，從干擾接地通過寄生電容到PE的電流，都可以通過端子進入電源。干擾電流順利的從PFC_SW到寄生電容到鐵板到端子到PE走線到L/N的Y電容，到橋后整流母線的Y電容返回源頭。（也就是說只有電源上PE的走線阻抗非常低，放在橋后直流母線上的Y電容才有意義。）現在是將干擾電流的流動路徑，下面是減少干擾電流的強度。建議的辦法就是，減少PFC_sW這里開關節點的PCB布局面積，通過合理的吸收減弱這里的dv/dt，減慢PFC開關的速度，通過加磁珠消耗干擾點的干擾能量，散熱片的就近接地。這些都是減弱干擾點對外發射的辦法，但是我們通常忽略PFC電感。這個電感上有0~400V的電壓變化，而且通常體積還不小，所以有辦法的話最好對電感進行包銅帶，減弱對外的發射。通過這些辦法，終于對PFC在500KHZ~1MHZ處的干擾有了抑制，見下圖：
在后面的整改中又對應著將板上濾波器的元件的數量減少，之前是有3對Y電容3個共模電感3個X電容。首先取消的是一個LL023的共模電感，這個電感的磁芯是使用T25*15*10繞了30圈，電感量約在5mH。由于繞線匝數較多匝間電容較大，這個電感對付高頻信號，沒有明顯的厲害之處。首先去掉這個電感后，差模150K~1M之間的值有所增加，然后13M附近也有一定的升高。特別是在23M附近會上升的更加明顯，基本上是要壓著線了。我又開始取消Y電容，首先是把兩個共模電感之間的Y電容去掉，發現在23M的尖峰升到了非常高。我當時是非常害怕的，怕好不容易搞好的傳導又被搞砸了。于是我又把整流橋前的Y電容加上去，結果是一樣的。23M附近的高頻超的很高了。
回憶自己的動作發現只是去掉了三組Y電容中的兩組，然后只是保留了端口第一級和整流橋前面的一級，在兩個共模電感之間的Y電容被我去掉了。于是我把在兩個共模電感之間的Y電容加了上去，再次測試結果在23M附近的超標點（約到75dB），下降了Class B的傳導限值之內，還有一點點的余量。于是我再次去掉了端口第一級的Y電容，發現這個Y電容對該板的傳導測試結果影響不是很大，于是就取消了。到目前為止，已經取消了1個共模電感、一對Y電容。
在后面我通過仿真分析，在共模電感中間的Y電容對濾波器的性能的影響，見下圖。現在在該板上使用的共模電感組合是一個繞了40~50圈的共模電感電感量在30mH，另外一個是雙線并繞只繞了15圈的電感，其匝間電容相對來說要小一些。為了簡易的分析濾波器的性能，對大電感量的寄生電容假定為20p，另外一個電感假設沒有電容。現在是仿真Y電容放在兩個共模電感中間的效果：
進行頻率響應，起點在100KHZ，結束點到30MHZ，10倍頻掃描，見結果在23M附近有138dB的衰減（實際肯定沒有這么高，我們仿真只是驗證一下理論）。
我現在改變Y電容的外置，把放在兩個共模電感中間的Y電容放在第一個共模電感前面，結果是：
結果Bode圖的差異很大，在23M附近找個接法只有衰減96dB，差別相當的大！
因此這個Y電容的位置可謂是相當的關鍵，也因此我去掉這個Y電容后，在23M附近居然會超標了15個dB，當我找到這個突破點后，我把這里的Y電容用成了2.2nF的。電容加大一倍，對濾波器的衰減更加有效果，在更改Y電容和確定刪減位置后，再次掃描的傳導，發現在10M~30MHZ處之前的超標的點，現在已經得到控制。這個案例也說明在高頻段，然任何一個Y電容對結果的影響都是十分的關鍵。
好了，Y電容和共模電感的的刪減已經可以確認，而且對傳導的結果影響不是很大。因為板上使用了三個X電容，板上位置有限，不能使用三個電容，必須是要取消一個。分析傳導的波形，發現在150K后面一點點有個十分明顯的尖峰。在加大X電容效果都不是很明顯，只有串聯一個差模電感才能很好的抑制這個點。如何處理呢？臧工指出在低頻150K~1MHZ的低頻內，超標的能通過合適的共模電感和X電容來強行壓下來，也可以改善電路的工作來達到改變。觀察波形在低頻500K~1MHZ的超標的尖峰頻率間隔可以看到一個PFC的開關頻率約為80K，我嘗試減慢PFC開關管的開關速度，在PFCMOS上并聯吸收都不能很好的解決。后面是通過對PFC電感外側包銅帶并連接到大電容的負，減弱了部分低頻段的超標。但是在150K后面這個超標，始終都沒有得到解決。因此我們想到的辦法是降低開關頻率，因為目前PFC的開關頻率約為80K，所以在開關頻率的2倍頻，160K處有個非常高的尖峰，正好被接收機收到。如果把開關頻率降低到70K，那么2倍是在140K，也是恰好避開了這個150K的點。減小開關頻率并加大電感量后，再次上電。傳導在150K處的波形得到抑制，只是在200K附近有一個尖，但是這里的幅值是比較小了，在傳導的限值之內，所以可以說在低頻段是很好的控制住了。于是我們刪掉了在兩個共模電感中間的X電容，掃描發現低頻150~1M已經壓線了，并且沒什么余量。而且中頻1~10M也開始有些余量不夠，因此需要想辦法來提高這個區域的余量。
關于地線，將三線接入變為兩線接入后雖然將PE鐵板到電路中的連線斷開，但是板上PE還是和副邊通過電容進行了高頻連接。在實際掃描后發現在兩線接入后僅在低頻500K~1MHZ處有明顯的變大，在1M~10M則是也是有上升，有些接近超標，但是在10M~20M卻變得很好，之前有明顯尖峰的點，都有一定的下降。高頻段的波形總體是要比三線接入的要好。將三線接入變兩線，傳導波形有一定的好處可能是：原邊到副邊的干擾，走一圈之后只能通過副邊到PE的電容，然后PE到Y電容返回，干擾信號被閉合在了電源里面，由于沒有PE，所以有些干擾電流不會流入到LISN，也不會被檢測到，所以傳導的波形好了一點點。我在板上做副邊到PE的連接是通過一個多股并繞的銅線，距離大約20cm。高頻來看這根導線的阻抗可能會比較大，導致副邊的到PE的這條路徑上的阻抗較大，干擾信號更愿意從LISN走，通過Y電容到原邊，這樣來走一圈。臧工覺得使用20cm長度的銅線接PE對20MHZ的高頻來看，阻抗是很大的，這樣肯定是對傳導的高頻有一定的阻礙。但是我們的電路板實際是行安裝在金屬外殼上的，金屬外殼作為優異的導線，其面積較大，對高頻信號的阻抗而言絕對比20cm長度的銅線要很好多。
當我們安裝一個模擬機殼的U型殼后，再次進行傳導測試。發現在500k~10MHZ的波形都比之前有了較大的減弱，很明顯低阻抗的接PE對傳導的測試非常重要。由于使用了鐵板做接地，傳導150K~1M處的超標得到很好的控制。這樣也就把3個0.68uF的X電容去掉了一個，板上只使用了兩個。但是在傳導高頻段10M~30M的，卻有了13M和23M兩個地方接近超標，有幾個尖峰冒的高，最高處（23M）有2dB的超標。但是諧振在板上就使用了2個X電容，4個Y電容，2個共模電感。比之前使用3個X電容，3個共模電感，6個Y電容，濾波器的體積和成本已經得到了控制。
濾波器的組合問題，由于低頻段需要差模電感配合X電容強化衰減的問題得到解決。目前需要調整共模電感的原因就是，調整共模電感量來達到對13M和23M這兩處冒出的尖峰進行處理。使用T25*15*10磁環繞50圈達到30MH的大共模對低頻150K~10M的強大濾波不用質疑，但是這個電感匝間電容大，對高頻信號的抑制基本沒有了作用。對付10M~30M的共模干擾主要就靠這個小電感，我的希望是它的寄生電容足夠高，磁性材料的高頻性能足夠好，對兆級別的信號依然能有一定的抑制作用，不會因為寄生電容和磁芯材料的頻率響應才為濾波器的短板，可是實際就是這樣的。我使用了同時桌子上現成的一款，L/N雙線并繞磁芯體積外徑約為20mm，繞了大約10圈，電感量在1.4mH。替換之前只有6圈 800uH的電感，在上電測試傳導后，發現13M和23M兩處的尖峰明顯得到抑制，至少是下降了2.5個dB，在如此明顯的效果上，實在是令人興奮。于是我動手繞了一個T25*15*10的磁環，雙線并繞，在保持一定的匝間距離的情況下，約繞了15圈，電感量在3mH，替換1.5mH的電感后，高頻段的余量繼續加大，因此該板的傳導問題可以得到了解決。
反激部分
在反激中有三個典型的電壓動點（變壓變化率相當高）：就是MOSFET的VDS，這里包含RCD二極管的反向恢復時的干擾、副邊整流二極管、輔助繞組上的整流二極管。針對共模干擾主要是高dv/dt通過對鐵板的寄生電容，通過位移電流的方式產生干擾。干擾電流要通過接PE的Y電容返回整流橋，在通過L/N返回干擾源。減少反激傳導干擾最簡單的控制辦法就是，減弱這幾個電壓動點的變化率。比如加強RCD的吸收，在MOS的漏極加磁珠、在副邊整流二極管加磁珠、然后把輔助繞組的整流二極管使用較為慢速的管如RS1M。對于反激RCD的二極管，最好是使用慢管如1N4007。這樣就可以比較強的減弱反激輔助電源的干擾。然后處理好副邊接地到PE的電容這條路徑，可以較為強化的抑制共模干擾。最后的一招就是減弱了反激開關MOS的開關速度，正向100R，反向22R。臧工是認為管子的耗損，開通是一部分，但是關斷部分的損耗是要大于開通時候的。這也是因為在關斷時，流過管子的電流處于峰值狀態，因此如果關斷速度較快的話，是可以稍微減少開關耗損的。也因此，對于控制MOS的開關來說，只要關斷的電阻低于22R，管子的耗損是可以接受的。
最后為了控制反激部分MOS管子的電磁干擾，我們在后續的板子上要加上一個小的散熱鐵片，并且鐵片是要就近連接到GND上。一方面是提供了管子的散熱， 另一方面也對管子對外電磁發射有了閉合的路徑。
正激部分
正激部分原邊的MOSFET上，雖然沒有像反激那樣因為漏感在VDS上有強烈的尖峰存在。但是因為正激變壓器也會受到漏感的問題，雖然在VDS的電壓上表現不出來（但是在電流上是可以看到因為漏感引起的尖峰，具體是表現在復位二極管上的電流，可以看到明顯的反向恢復尖峰）。雖然正激的變壓器沒有那么強烈的電壓變化，但是在變壓器內部也是加了屏蔽層。屏蔽層的好處是減弱變壓器內部的寄生電容，減少了原邊繞組流到副邊的干擾電流。
由于正激在原邊可以調整的部分是十分的少的，所以重點就只有放到了副邊上面來。副邊的干擾主要是來至同步整流的管子上的電壓變化率，特別是續流管上，由于SRMOS的溝道和體二極管上的反向恢復干擾，引起的巨大的電壓尖峰。這個點具體是表現在10M附近的干擾，考慮降低這里的干擾的出發點就是降低SRMOS的漏極上的電壓變化率。最簡單的處理辦法就是減慢SRMOS的開關速度，由于這個管子的CISS電容較大，所以柵極的電壓上升速度是比較慢的。這樣可以使SRMOS的電流是先從體二極管走，由于柵極的電壓上升速度較慢。所以有較大的電流從體二極管走后，柵極電壓慢慢上升也意味著管子的溝道慢慢打開，所以減慢管子的速度后，在電路上的表現上是管子的VDS尖峰居然變得很低了。平臺只有30V，尖峰只有43V。這樣在傳導上反應出來就是13M附近的點下降了很多，而且最新做出的修改就是把PCB的底層的一段覆銅取消，這樣的目的是減少電壓動點到PE鐵板的寄生電容，減弱耦合到鐵板上的干擾電流。
正激部分的干擾就是調整好SRMOS的漏極電壓尖峰，減少覆銅的面積，稍微減慢開關速度。
來源：Internet
