您當前的位置：檢測資訊 > 科研開發(fā)
嘉峪檢測網(wǎng) 2024-12-10 13:05
芯片封裝測試環(huán)節(jié)，旨在將符合質(zhì)量標準的晶圓，經(jīng)過精密的切割、焊線及塑封工藝處理,確保芯片內(nèi)部電路與外部器件間實現(xiàn)電氣連接，為芯片提供必要的機械物理保護，并運用測試工具，對封裝完成的芯片進行全面而嚴謹?shù)墓δ芘c性能檢測。獲取IC芯片的過程涉及從設(shè)計到制造的復雜流程。鑒于其微小且薄的特點，若未施加適當保護，芯片極易遭受刮傷和損壞。
封測具有安放、固定、密封、保護芯片和增強電熱性能的作用，也是溝通芯片內(nèi)部世界與外部電路的橋梁——芯片上的接點用導線連接到封測外殼的引腳上，這些引腳又通過印制板上的導線與其他器件建立連接。因此，封測在集成電路領(lǐng)域中扮演著至關(guān)重要的角色。
從晶粒（Die）到成品芯片（Chip）
接下來，我們將對芯片封裝測試流程進行詳細介紹：
晶元測試
集成電路晶圓在進一步加工之前，必須經(jīng)過嚴格的測試環(huán)節(jié)，以確保晶粒（Die）的功能完整性。測試將晶粒劃分為三類：功能完好的Good Die、存在瑕疵缺陷的Defective Die以及功能完全失效的Fail Die。根據(jù)產(chǎn)品出貨的分類要求，我們將選擇符合要求的晶粒進行下一步的具體封裝生產(chǎn)。這一過程被稱為CP測試，全稱為Chip Probing Test，即通過探針連接晶粒的Pad管腳進行測試，以確保其功能正常。這一步驟對于確保最終產(chǎn)品質(zhì)量至關(guān)重要。
CP測試主要依賴于ATE測試機臺（即Automatic Testing Equipment，簡稱ATE，自動化測試設(shè)備，用于為芯片測試提供所需的電源、信號和功能向量，并接收芯片的輸出反饋信號以判斷結(jié)果）、探針臺（即Prober，它是一種高精度的機器平臺，用于承載和移動晶圓，以便探針卡探針與晶粒Die的Pad管腳能夠精確接觸并導通）以及測試探針卡（即Probe Card，這是根據(jù)每顆芯片的電路和測試要求定制的測試板，用于實現(xiàn)ATE設(shè)備通道資源與芯片對應(yīng)Pad的互通連接）等設(shè)備與測試組件。這些設(shè)備和組件協(xié)同工作，逐步完成晶圓上每顆晶粒Die的測試驗證。對于存在問題的Die，通常會在其表面采用“打墨點（Ink）”等方式進行標記，以便于后續(xù)封裝生產(chǎn)過程中的挑選和識別。
通過IC晶圓的CP測試，對功能正常的晶粒進行后續(xù)的封裝生產(chǎn)，可以有效避免對缺陷芯片進行封裝所帶來的成本損失。盡管有時也采用“盲封”策略，即在不經(jīng)過CP測試的情況下，對晶圓上的所有晶粒進行封裝，并在后續(xù)階段進行測試和篩選。然而，這種方法通常僅限于芯片流片后的初期工程批次晶圓，其目的在于盡快獲得芯片工程樣片，以驗證流片芯片的成功與否，從而節(jié)省項目時間。在實際進入大規(guī)模量產(chǎn)階段時，CP測試是不可或缺的步驟。
芯片封裝工藝因最終成品芯片的封裝形式不同而有顯著差異。以常見的引線鍵合工藝焊球柵陣列形式封裝（WB-BGA封裝）為例，其生產(chǎn)過程涵蓋了芯片封裝的主要工藝步驟。
晶圓切割是一項極為精細且要求嚴格的工藝技術(shù)，旨在將經(jīng)過CP測試后的晶圓分割為獨立的晶粒。在這一過程中，首先需要對晶圓進行初步的品質(zhì)檢測，以確保其符合切割要求。隨后，在晶圓的正面覆蓋一層保護藍膜，以防止在切割過程中晶粒受損。根據(jù)封裝尺寸和散熱需求的不同，可能還需對晶圓進行減薄處理，即通過機械研磨的方式減少其厚度。緊接著，利用金剛石刀片或激光切割技術(shù)，精確沿著晶圓上預先設(shè)定的溝槽（即晶圓劃線，這些劃線區(qū)域在晶圓制造過程中已預留，用于保護切割過程中的晶粒）進行切割。完成這一步驟后，即可獲得獨立的晶粒。晶圓切割工序?qū)鹊囊髽O高，任何微小的工藝失誤都可能對晶粒的質(zhì)量產(chǎn)生直接影響。因此，這一過程需要依賴專業(yè)的生產(chǎn)設(shè)備——晶圓劃片機來完成。全球范圍內(nèi)，知名的晶圓劃片機制造商包括日本的DISCO和ACCRETECH，以及美國的Slicingtech等。而在國內(nèi)，晶盛機電和中電科四十五所等廠商也在這一領(lǐng)域取得了顯著的成就。
在制造最終芯片的過程中，封裝基板（Substrate，簡稱SUB）發(fā)揮著至關(guān)重要的作用。它是一種特殊的印刷線路板（Printed Circuit Board，簡稱PCB），其關(guān)鍵功能在于將晶粒Die的Pad管腳擴展連接至封裝后的Ball管腳。因此，必須根據(jù)每顆芯片的具體情況和封裝尺寸等因素來設(shè)計和制造SUB。目前，行業(yè)內(nèi)知名的SUB生產(chǎn)商包括日本的京瓷、中國臺灣地區(qū)的南亞、欣興電子和景碩等。在大陸地區(qū)，興森科技、珠海越亞、深南電路和生益電子等企業(yè)也在積極努力突破高端芯片封裝所需的SUB生產(chǎn)技術(shù)。
各種SUB正(Chip Side)反(Ball Side)面
Substrate構(gòu)成了芯片封裝的基礎(chǔ)結(jié)構(gòu)，類似于建筑的地基。隨后，晶粒Die被精確地放置在Substrate的一側(cè)，這一過程被稱為Die Attach。晶粒與Substrate之間通過精細的引線鍵合技術(shù)實現(xiàn)連接。為確保芯片的穩(wěn)定性和安全性，會在其上安裝一個金屬保護蓋，這一過程稱為Lid Attach。此保護蓋通常采用散熱性能優(yōu)異的合金制成。在另一側(cè)，芯片上會安裝錫球，這一過程被稱為Solder Ball Mount。隨后，通過先進的回流焊工藝，確保錫球與SUB之間形成穩(wěn)固的連接。至此，芯片封裝的基本結(jié)構(gòu)已完成。
封裝完成后，芯片會經(jīng)過嚴格的質(zhì)量檢測。其中包括使用X-Ray等技術(shù)手段，對封裝芯片內(nèi)部的結(jié)構(gòu)進行詳細檢查，以確保封裝質(zhì)量。此外，還會進行Marking操作，通過激光打印的方式，在芯片表面印上芯片生產(chǎn)商的Logo、產(chǎn)品名稱、生產(chǎn)批次等信息。在確保一切質(zhì)量指標合格后，芯片將進入烘烤流程，即Baking過程。這一步驟的目的是排除芯片封裝材料中的濕氣和其他可能影響芯片性能的因素，確保芯片在后續(xù)的電學性能工作中表現(xiàn)出穩(wěn)定可靠的特性。
經(jīng)過這一系列精細的封裝工藝生產(chǎn)流程，原始的晶粒Wafer Die最終轉(zhuǎn)變?yōu)榱顺善沸酒珻hip，為后續(xù)的應(yīng)用打下了堅實的基礎(chǔ)。
封裝結(jié)構(gòu)
在傳統(tǒng)Wire Bonding BGA封裝方式之外，目前主流的是Flip Chip BGA，即倒焊封裝BGA。此方式之所以能夠?qū)崿F(xiàn)更小的封裝尺寸，原因在于將芯片倒裝并與基板連接。這一技術(shù)首先在Wafer Die Pad上通過wafer bumping工藝形成金屬凸點，隨后通過這些凸點與下方的Substrate相連。對比前述方式，可清晰看出二者之間的顯著差異。芯片的封裝類型繁多，若按使用封裝材料的不同進行分類，主要可分為塑封芯片、陶瓷封裝芯片和金屬封裝芯片。其中，陶瓷和金屬材質(zhì)的封裝主要應(yīng)用于工作條件極為苛刻的航空航天和軍事等領(lǐng)域，同時這些材質(zhì)的封裝成本也相對較高。若從封裝結(jié)構(gòu)進行分類，則更為多樣，不同芯片種類和應(yīng)用需求均需要不同結(jié)構(gòu)的封裝形式。
不同結(jié)構(gòu)類型的芯片封裝示意圖
隨著市場對高性能芯片需求的不斷攀升以及芯片應(yīng)用領(lǐng)域的日益擴展，封裝技術(shù)亦在迅速演進。自初始的平面2D封裝逐步邁向2.5D乃至3D封裝，旨在通過技術(shù)的革新推動芯片集成度的持續(xù)提升。當前備受矚目的人工智能大芯片，即AI SoC（System-on-Chip），因需將2至8顆，甚至更多顆高帶寬HBM存儲晶粒（此類晶粒統(tǒng)稱為KGD，即已知確認的功能完好的晶粒，英文全稱為Known Good Die）集成封裝，故對封裝技術(shù)提出了更高要求。為確保HBM存儲顆粒與主芯片晶粒之間的高速、穩(wěn)定互聯(lián)帶寬，先進的CoWoS 2.5D封裝方式應(yīng)運而生。
2.5D及3D封裝
芯片終測（Final Test）
在芯片正式出貨并交付給終端產(chǎn)品客戶之前，為確保其功能和質(zhì)量達標，必須經(jīng)歷一個至關(guān)重要的測試環(huán)節(jié)——終測（Final Test）。此舉的必要性源于兩方面原因。首先，CP測試雖能有效評估芯片性能，但受限于在Wafer層面通過Probing探針接觸的方式，其測試的電源功率和頻率均受到一定限制。其次，芯片在封裝過程中，可能因工藝等因素造成一定程度的損傷。因此，對封裝后的最終成品進行FT測試至關(guān)重要，它能有效識別并剔除潛在的質(zhì)量問題。
FT測試與CP測試在測試方法上頗為相似，同樣依賴于ATE自動測試機臺設(shè)備。除此之外，還需要測試版（Loadboard）和分選機（Handler）等輔助工具。這些設(shè)備和工具共同確保了FT測試的準確性和高效性，為芯片的最終出貨提供了堅實的質(zhì)量保障。
FT測試過程及相關(guān)設(shè)備測試件
系統(tǒng)級測試（SLT Test）
隨著芯片尺寸、功能和封裝技術(shù)的日益提升，其復雜性亦不斷增長，這導致了CP及FT測試的成本顯著增加，并面臨著測試覆蓋率受限的問題。特別是在某些對芯片缺陷率要求極為嚴格的特殊領(lǐng)域，如自動駕駛類芯片，對測試質(zhì)量的要求更為嚴苛。為了有效降低出貨缺陷率，即DPPM（百萬片失效率），許多芯片在完成FT測試后，增加了額外的SLT測試（系統(tǒng)級測試）環(huán)節(jié)。
SLT測試的設(shè)計基于芯片的實際應(yīng)用場景，通過精心打造測試板和制定測試流程，力求在測試過程中模擬出真實的芯片業(yè)務(wù)流。這種測試方法旨在確保芯片在最終出貨給客戶并應(yīng)用于實際產(chǎn)品板之前，已經(jīng)通過了更為貼近“實際應(yīng)用場景”的嚴格檢驗，從而將DPPM缺陷率降低到更低的水平。這一舉措不僅提高了芯片的質(zhì)量，也增強了客戶對產(chǎn)品的信心。
芯片封裝與測試環(huán)節(jié)之間存在著緊密的關(guān)聯(lián)，因此產(chǎn)業(yè)鏈中常將典型廠商稱為封測廠。深圳市中科系統(tǒng)集成技術(shù)有限公司于2011 年成立，在先進封裝領(lǐng)域深耕十余年，積累了大量的先進封裝設(shè)計仿真及工藝開發(fā)經(jīng)驗。公司主營業(yè)務(wù)為：晶圓級封裝、IC測試板設(shè)計加工、硬件設(shè)計開發(fā)以及先進封裝一站式方案。公司于2021年被芯瑞微（上海）電子科技有限公司全資收購，目前作為國內(nèi)優(yōu)秀的先進系統(tǒng)級封裝設(shè)計一站式服務(wù)綜合服務(wù)供應(yīng)商，產(chǎn)品廣泛應(yīng)用于航天、車輛、船舶、通信、電子、醫(yī)療等眾多行業(yè)。
芯片封測是半導體集成電路產(chǎn)業(yè)鏈的重要環(huán)節(jié)，對集成電路芯片的物理外殼保護、功能完整性和性能可靠性至關(guān)重要。隨著科技的日新月異，未來的封裝測試技術(shù)將不斷向小型化、高密度和高集成度邁進，例如采用3D封裝、晶圓級封裝等尖端工藝。這些創(chuàng)新技術(shù)使得芯片能在更緊湊的空間內(nèi)實現(xiàn)更多元化的功能和卓越的性能，從而滿足人工智能、物聯(lián)網(wǎng)、5G通信、車載電子等多元化應(yīng)用領(lǐng)域?qū)π酒找嬖鲩L的需求。這不僅推動了半導體集成電路行業(yè)的蓬勃發(fā)展，更為整個科技產(chǎn)業(yè)注入了新的活力與機遇。
來源：Internet
